Uživatelská příručka
XENIA
Emulátor sériových konfiguračních pamětí XILINX
a JTAG programátor
Verze 1.0, 2002-04-02
4.1. Úvod
4.2. Připojení emulátoru k PC a k uživatelské aplikaci
4.3. Režimy práce s emulátorem
4.3.1. JTAG mód
4.3.2. Režim emulace paměti
4.3.3. Význam signalizace kontrolky status
5.1. DOS
5.2. Win95/98/ME
5.3 WinNT/2K/XP
XENIA je zařízení určené vývojářům pracujícím s programovatelnými logickými obvody firmy Xilinx. Obsahuje špičkový emulátor sériových konfiguračních pamětí pro programovatelná hradlová pole (FPGA) a JTAG programátor pro CPLD kompatibilní s Xilinx Parallel Cable III.
XENIA emuluje sériové konfigurační paměti Xilinx řady XC1700L, XC1700E, XC17S00, XC17S00XL, XC17S00A a XC18V00 (při použití redukce XEN18V). XENIA je zařízení, které poskytuje návrháři nejvěrnější obraz o budoucí aplikaci se současnou možností pohodlné práce během vývoje. Nejsou nutné žádné nadbytečné úpravy vyvíjené aplikace, na rozdíl od použití EPROM verze paměti odpadá složitá a časově náročná manipulace při programování, emulátor má neomezený počet programovacích cyklů a výrazně vyšší rychlost programování. Nezanedbatelnou výhodou je možnost práce na aplikaci vzdálené od PC, není zde nutnost bezprostřední blízkosti PC a aplikace, protože je možné žádaná data do emulátoru nahrát a k aplikaci přenést již pouze emulátor. Tuto výhodu ocení především návrhář průmyslové aplikace.
Vestavěný JTAG interface kompatibilní s Xilinx Parallel Cable podporuje všechna CPLD Xilinx - XC95xx i CoolRunner. Návrhář může přímo z návrhového prostředí programovat, verifikovat a testovat všechna PLD Xilinx.
Emulátor je určen pro aplikace s napájecím napětím 5V, 3,3V a 2,5V, kapacita paměti emulátoru je 32Mbit, což plně vyhoví všem existujícím FPGA firmy Xilinx (Virtex-II PRO, Virtex-II, Virtex-E, Virtex, Spartan-IIE, Spartan-II, Spartan-XL, Spartan, XC4000E/XL/XLA, XC5200, XC3000A/L, atd.).
Výhodou je i velmi rychlý přenos dat do aplikace (celá paměť během několika sekund). Mezi emulátorem a cílovou aplikací je implementována rychlá přepěťová ochrana až do napětí 12V.
Díky možnosti bateriového napájení je možné konfigurovat i aplikace ve špatně přístupných místech (není potřeba bezprostřední blízkost návrhářského PC u aplikace). Akumulátor 9V je zabudován v zařízení jako jeho standardní součást.
Emulátor s rezervou pracuje i při frekvenci konfiguračních hodin CLK = 15MHz (fast configuration mode). Stav emulátoru je přehledně indikován pomocí LED.
Datovým vstupem pro emulátor je soubor MCS ve formátu Intel-HEX, který se získá programem PROMGEN (součást návrhového prostředí Xilinx) ze souboru BIT.
Navíc je implementováno i JTAG rozhraní kompatibilní s paralelním kabelem Xilinx, které podporuje napájecí napětí 5V i 3,3V. Pomocí JTAG je možno programovat, verifikovat a testovat obvody FPGA i CPLD (XC9500/XL, XCR - Cool Runner) přímo v systému.
Emulátor se připojuje k paralelnímu portu počítače pomocí speciálního propojovacího kabelu, který je součástí dodávky.
Vypněte počítač. K jeho paralelnímu portu připojte konektor Canon 25 komunikačního kabelu. Konektor Canon 9 na jeho opačném konci připojte ke komunikačnímu konektoru emulátoru. Vidlici napájecího adaptéru zasuňte do zásuvky síťového napětí. Souosý konektor napájecího kabelu zasuňte do protikusu napájecího konektoru emulátoru. Zapněte napájení stlačením vypínače POWER na emulátoru. Připojení napájení signalizuje červená LED. Zapněte počítač. Vložte instalační disketu do mechaniky a nainstalujte software podle pokynů v souboru README.TXT. Je vhodné software provozovat v jiném, pracovním adresáři. Pokud v takovém případě při spouštění programu nechcete vždy udávat cestu do adresáře s obslužným software, je potřeba tuto cestu uvést do sekce PATH prostředí operačního systému (zpravidla v souboru AUTOEXEC.BAT, s následujícím restartem počítače).
Pro napájení ze sítě je k emulátoru dodáván adaptér 12V/300mA, který je možné zapojit do vstupu 9VDC. V tomto případě se automaticky dobíjí akumulátor v emulátoru, a to i vpřípadě, že je emulátor vypnut. Pokud není napájecí adaptér připojen, je po zapnutí napájení pomocí vypínače PWR emulátor napájen z baterie.
K aplikaci se emulátor připojuje kabelem zakončeným emulační paticí DIL 8 nebo emulačním kabelem JTAG. Oba kabely jsou součástí dodávky. Červená tečka na emulační patici označuje pin č. 1. Emulační kabel JTAG je zakončen měřícími klipsy.
Obr.1 Propojení PC, emulátoru a uživatelské aplikace
Propojení emulátoru a aplikce pomocí JTAG kabelu je na Obr.2. JTAG kabel obsahuje signály VCC, GND, TCK, TDO, TDI, TMS.
Obr.2 Propojení emulátoru a aplikace pomocí JTAG kabelu
XENIA podporuje 2 režimy práce - emulování paměti a JTAG mód. Aktuální stav emulátoru je indikován diodou POWER (D1) a podrobněji je popsán v následujících kapitolách.
Pokud svítí dioda D1 červeně (ihned po zapnutí napájecího napětí pomocí vypínače PWR), je zvolen JTAG mód, kdy je XENIA plně kompatibilní s JTAG kabelem Parallel Cable firmy Xilinx. V tomto módu může uživatel pomocí svého návrhového prostředí provádět programování, verifikaci a testování (boundary scan) PLD obvodů.
Do režimu emulace paměti se XENIA přepne po nahrání uživatelských dat (file.MCS) pomocí obslužného programu XENIA, který je součástí dodávky. Dioda D1 v tomto režimu bliká zeleně, čímž signalizuje připravenost k nahrátí uživatelských dat do emulátoru, nebo trvale svítí zeleně, což znamená, že uživatelská data jsou již do emulátoru nahrána.
Pokud kontrolka D1 bliká nebo trvale svítí zeleně, signalizuje nám kontrolka STATUS stav uživatelské aplikace.
V případě, že STATUS nesvítí vůbec, není v uživatelské aplikaci zapnuto napájení.
Pokud kontrolka STATUS svítí trvale červeně, signalizuje, že v aplikaci je přítomno napájení, ale že ještě nebyl detekován signál reset paměti (RST) následovaný signály CLK.
Jestliže STATUS bliká střídavě červeně a zeleně, znamená to, že je v aplikaci přítomno napájení, byl detekován RST a jsou přítomny hodinové pulsy CLK.
Svítí-li STATUS trvale zeleně, je v aplikaci napájení, byl detekován signál RST následovaný pulsy CLK, které však již skončily (CLK je ve stavu log.0 nebo log.1). Tento stav je typický po úspěšném nakonfigurování FPGA obvodu.
POZNÁMKA :
Starší obvody FPGA (např. řada XC5200) i po úspěšném nakonfigurování trvale vysílají konfigurační pulsy CLK, a proto není možné úspěšné nakonfigurování detekovat kontrolkou STATUS.
Obslužný software je nutný pouze pro režim emulace paměti, nepoužívá se pro režim JTAG.
V operačním systému DOS použijte pro obsluhu emulátoru program XENIADOS.EXE. Ovládací program XENIADOS spustíme zadáním příkazu
[d:][cesta] XENIADOS soubor.MCS
kde hranaté závorky [ ] udávají nepovinné parametry:
d: disková jednotka cesta cesta do adresáře, kde je nainstalován software XENIA soubor.MCS soubor s emulovanými daty, získáte ho programem PROMGEN firmy XILINX
Pokud používáte port LPT2, uveďte ještě parametr /LPT2, pokud používáte jiný port, uveďte parametr /LPTxxx, kde xxx je číslo portu v HEX tvaru.
Pokud si přejete provézt kontrolu správnosti uložení dat do emulátoru, zadejte parametr /VERIFY.
Pokud zadáte parametr /R1, specifikujete pozitivní polaritu resetu (log.1 provede reset). Implicitně je nastavená negativní polarita resetu tak, jak je specifikováno u sériových konfiguračních pamětí XILINX.
Pokud zadáte parametr /FULL TypProm, bude CEO generován v závislosti na skutečné kapacitě emulované paměti. V tomto režimu bude vždy nahrávána celá kapacita emulované paměti. Implicitně je nastaven režim QUICK, kdy se do emulátoru nahrává jen nezbytné množství dat a CEO je generován dle jejich délky.
Pro operační systémy WIN95, WIN98 a WIN ME je určen obslužný program XENIA.EXE. Po spuštění programu zvolte v menu Soubor Otevřít a vyberte datový soubor MCS, který chcete nahrát do emulátoru. Potom stiskněte tlačítkou PROGRAM, čímž se data nahrají do emulátoru. Pokud si přejete ověřit, že data byla do emulátoru uložena správně, stiskněte tlačítko Verify. Program ukončíte stiskem ALT+F4.
Windows NT, 2000 a XP nedovolují uživatelským aplikacím přímý přístup k portům (paralelním, sériovým, apod.). Existuje však jednoduché řešení, jak toto omezení obejít. Je třeba nainstalovat aplikaci UserPort, která potřebné porty zpřístupní. UserPort najdete například na webu ASIX.tech v sekci Muzeum včetně příkladu použití. Postupujte takto:
|
- vstupy CMOS - 2.5V*, 3V, 5V / TTL / LVT kompatibilní (*) - pouze při použití FPGA Xilinx (mají 3V kompatibilní vstupy) | |||
| - vstupní napětí log.1 | VIH | min. 2.0 V | max. 5.5 V |
| - vstupní napětí log."0" | VIL | min. 0 V | max. 0.9 V |
| - mezní kmitočet | Fm | > 15 MHz | |
| - Přetížitelnost vstupů | UIN | +/-12 V | |
|
- napájení střídavým napětím 12V/300mA (adaptér součástí dodávky) - připojení k aplikaci pomocí kabelu zakončeného měřícími klipsy nebo kabelu zakončeného emulační paticí DIL08 (součástí dodávky) | |||
Copyright © 1991-2002 ASIX s.r.o.
All trademarks used on these WWW pages are properties of their respective owners. This information is provided in the hope that it will be useful, but without any warranty. We disclaim any liability for the accuracy of this information. We are not responsible for the contents of web pages referenced by this site.